Latticexp2 가족- 로우 비용 FPGA- 포괄적 인 가이드

그만큼Latticexp2 패밀리일련의 저렴한 비용, 제 3 세대, 비 휘발성 FPGA입니다. 고유 한 Flexiflash 아키텍처를 기반으로 4- 입력 룩 - UP 테이블 (LUT) 기반 FPGA 패브릭을 휘발성 플래시 셀과 결합합니다. 이 아키텍처는 즉시 (1ms), 단일 - 칩 통합을 가능하게하며, 높은 로직 - I/O 비율, 내장 및 분산 메모리, 유연하고 높은 성능 I/O와 같은 기능을 제공합니다. LatticeXP2 장치는 시스템 작동 중에 로직 구성 업데이트를 허용하는 TRANSFR을 사용하여 라이브 업데이트 기술을 지원합니다. 또한 보안 및 신뢰성을 높이기 위해 128 -Bittream 암호화 및 듀얼 부팅 기술을 특징으로합니다. 5K 내지 40K LUT의 밀도로 이러한 FPGA는 다양한 설계 요구 사항을 충족 할 수 있습니다. 이 제품군에는 높은 성능 SysDSP 블록, 최대 4 개의 Sysclock PLL 및 여러 표준을 지원하는 다목적 I/O 버퍼가 제공됩니다. Lattice Isplever 설계 도구는 사전 설계된 IP 모듈과 함께 설계자가 복잡한 디자인을 효율적으로 구현할 수 있도록 도와줍니다. Brevia Development Kit는 평가 및 설계를위한 편리한 플랫폼을 제공하므로 LatticeXP2 패밀리는 광범위한 응용 분야에 적합합니다.

Latticexp2 가족의 특징

Latticexp2 패밀리여러 고급 기능이있는 일련의 FPGA로 다양한 응용 프로그램에 적합합니다. 주요 기능은 다음과 같습니다.

flexiflash 아키텍처
- 즉석 - 온 및 단일 - 칩 통합: 1MS에서 즉시 - 단일 -HIP 통합을 활성화하여 시스템 설계에 편리하고 전체 회로의 복잡성을 줄입니다.
- 높은 논리 - 대 I/O 비율: 높은 비율을 제공하여 비교적 많은 수의 입력/출력 신호를 처리하면서 로직 리소스를 효율적으로 활용할 수 있습니다.
- 내장 및 분산 메모리: 내장 및 분산 메모리를 모두 제공합니다. 임베디드 SYSMEM EBR은 최대 885kbits에 도달 할 수 있으며 분산 RAM은 최대 83kbits에 도달하여 설계의 다양한 데이터 저장 요구 사항을 충족시킬 수 있습니다.
- 유연하고 높은 성능 I/O.: 다목적 I/OS는 DDR/DDR2 및 7 : 1 LVD와 같은 표준을 지원하며 Sysio 버퍼는 LVCMOS, SSTL, HSTL, PCI, LVD 등과 같은 여러 전압 레벨을 지원하여 다양한 외부 장치와의 호환성을 보장합니다.
라이브 업데이트 기술
- Transfr 기술: 장비가 여전히 작동하는 동안 로직 구성 업데이트가 가능하므로 시스템 다운 타임 없이도 완벽한 시스템 업그레이드가 가능합니다.
- 외부 SPI 플래시가있는 듀얼 부팅: 시스템 신뢰성을 향상시킵니다. 한 부팅 이미지에 문제가있는 경우 시스템이 여전히 다른 부팅에서 부팅되어 지속적인 작동을 보장 할 수 있습니다.
- 128- 비트 AES 비트 스트림 암호화로 보안 업데이트: 업데이트 중에 설계 데이터의 보안을 보장합니다. 128- 비트 AES 암호화 알고리즘 및 디자인 - ON -ON- 칩 플래시는 비트 스트림을 변조하지 못하도록 보호합니다.
최적화 된 FPGA 아키텍처
- 밀도 옵션: 5K ~ 40K 4의 밀도로 제공됩니다. -INPUT LOOK- UP 테이블 (LUTS), 간단한 곳에서 복잡한 복잡성 요구 사항이 다른 디자인에 적합합니다.
- 메모리 리소스: 위에서 언급 한 메모리 외에도 데이터 집중 애플리케이션에 유리한 많은 양의 블록 RAM 및 분산 RAM을 제공합니다.
- 낮은 비용 포장: 비용이 저렴한 TQFP, PQFP 및 BGA 포장 옵션으로 제공되어 성능을 유지하면서 설계의 전체 비용을 줄입니다.
높은 성능 SysDSP 블록
- 여러 블록 및 승수: 곱하기 및 - 축적 기능이있는 3 ~ 8 개의 블록이 장착되어 있으며 12 ~ 32 18x18 승수가 포함되어 있습니다. 각 블록은 또한 하나의 36x36 승수, 4 개의 18x18 승수 또는 8 개의 9x9 승수와 같은 다양한 승수 구성을 지원하여 디지털 신호 처리 작업에 유연성을 제공합니다.
사전 - 엔지니어링 된 소스 동기 인터페이스
- 고속 속도 인터페이스: DDR/DDR2 인터페이스는 최대 200MHz/400Mbps에 도달 할 수 있으며 7 : 1 LVDS 인터페이스는 최대 600Mbps에 도달 할 수 있으며 일반 인터페이스는 최대 750Mbps에 도달하여 고속 데이터 통신 및 비디오 처리와 같은 응용 프로그램에서 빠른 데이터 전송을 가능하게합니다.
시스템 - 레벨 지원
- 인터페이스 프로그래밍 및 테스트: 장치 프로그래밍을위한 SPI/JTAG 인터페이스가 특징이며 IEEE 표준 1149.1 경계 스캔을 쉽게 테스트하고 디버깅 할 수 있습니다.
- 온 보드 발진기: ON- 보드 발진기는 초기화 및 일반 - 목적 사용을 위해 제공되어 외부 구성 요소의 필요성을 줄입니다.
- 소프트 오류 감지 (SED) 논리: 내장 된 SED 논리는 소프트 오류를 감지하여 외부 간섭이있을 때 시스템의 신뢰성을 향상시키는 데 도움이됩니다.
- 전원 공급 장치: 1.2V 전원 공급 장치 코어 전압으로 작동하며 저전력 - 소비 설계에 적합합니다.

Latticexp2 가족의 건축

LatticeXP2 FPGA 제품군의 아키텍처는 여러 고급 기술을 통합하며 다양한 이점을 가지고 있으며 다양한 응용 프로그램에 대한 강력한 지원을 제공합니다.

Flexiflash 아키텍처의 핵심 장점: 독특한 Flexiflash 아키텍처는 4 입력 룩업 테이블 (LUT)을 기반으로 FPGA 패브릭을 비 휘발성 플래시 셀과 혁신적으로 결합합니다. 이 아키텍처는 빠른 1ms 인스턴트 온을 가능하게하며 단일 칩 통합을 지원하여 시스템의 작품과 신뢰성을 향상시킵니다. 한편, 논리 대 I/O 비율이 높기 때문에 많은 논리 작업 및 데이터 전송 작업을 효율적으로 처리 할 수 있습니다. 아키텍처는 또한 분산 및 임베디드 메모리를 제공합니다. SYSMEM 내장 블록 RAM (EBR)은 최대 885kbits에 도달 할 수 있으며 분산 RAM은 최대 83kbits로 다양한 데이터 저장 및 처리 요구 사항을 충족 할 수 있습니다.
풍부한 기능 모듈의 공동 작업
- 고성능 SYSDSP 모듈:이 모듈에는 곱셈 및 축적 기능이있는 3-8 개의 블록과 12-32 18x18 승수가 포함되어 있습니다. 각 블록은 또한 하나의 36x36 승수, 4 개의 18x18 승수 또는 8 개의 9x9 승수와 같은 여러 승수 구성을 지원합니다. 디지털 신호 처리에서 뛰어난 성능을 발휘하며 이미지 및 오디오 처리와 같은 필드에 널리 적용될 수 있습니다.
- Sysclock PLL 모듈: 각 장치에는 최대 4 개의 아날로그 위상 잠금 루프 (PLL)가 장착되어 있으며, 이는 클록 곱셈, 분할 및 위상 변화 기능을 달성 할 수 있습니다. 그들은 시스템에 안정적이고 정확한 클록 신호를 제공하여 각 모듈의 동기적이고 효율적인 작동을 보장합니다.
- 유연한 Sysio 버퍼: Sysio 버퍼는 LVCMOS 3.3/2.5/1.8/1.5/1.2, LVTTL, SSTL, HSTL, PCI, LVD 등과 같은 여러 전압 레벨을 지원하여 다양한 외부 장치와 우수한 호환성을 제공하고 다양한 인터페이스 요구 사항을 충족시킵니다.
- 사전 엔지니어링 소스 동기 인터페이스:이 인터페이스는 최대 200MHz의 최대 주파수와 400Mbps의 데이터 전송 속도를 갖는 DDR / DDR2 인터페이스를 지원합니다. 7 : 1 LVDS 인터페이스의 최대 속도는 600Mbps이며 일반 인터페이스는 750Mbps에 도달하여 고속 데이터 전송을 보장하고 비디오 전송과 같은 대역폭 요구 사항이 높은 응용 프로그램에 적합합니다.
완전한 시스템 수준 지원: 장치 프로그래밍 및 디버깅을위한 SPI/JTAG 인터페이스가 있으며 시스템 테스트에 편리한 IEEE 표준 1149.1 경계 스캔 표준을 준수합니다. 온칩 발진기는 초기화 및 일반적인 목적으로 사용되며 외부 클록 소스에 대한 의존성을 줄입니다. 또한 SED (Soft Error Detect) 로직이 시스템 안정성을 향상시키기 위해 내장되어 있습니다. 작동 전원 공급 장치 전압은 1.2V로 저전력 소비 설계를 달성하는 데 도움이됩니다.

Latticexp2 가족의 응용 프로그램

그만큼Latticexp2 시리즈풍부한 기능을 갖춘 여러 분야의 광범위한 응용 프로그램이 있습니다.
비디오 처리 필드 : 고속 7 : 1 LVDS 인터페이스를 통해 이미지 데이터를 빠르게 전송할 수 있으므로 비디오 응용 프로그램에 적합합니다. 예를 들어, 고화질 비디오 감시 시스템에서 카메라가 수집 한 많은 양의 이미지 데이터를 효율적으로 전송하여 비디오의 부드러운 성능과 실시간 성능을 보장 할 수 있습니다. 비디오 디스플레이 장치에서는 처리 된 비디오 신호를 디스플레이 패널에 빠르게 전송하여 고해상도 및 고속도보 비디오 디스플레이를 지원할 수 있습니다.
산업 제어 필드 :이 시리즈는 인스턴트 스타트 업 (1MS)의 기능을 가지고 있으며, 이는 산업 제어 시스템에서 주요 제어 로직의 빠른 응답에 중요합니다. 예를 들어, 자동화 된 생산 라인의 제어 시스템에서 빠르게 시작하여 장비 상태를 실시간으로 모니터링하고 제어하여 생산 효율성과 시스템의 안정성을 향상시킬 수 있습니다. 또한 여러 레벨 표준 및 사전 디자인 된 소스 동기 인터페이스를 갖춘 유연한 Sysio 버퍼를 지원하므로 다양한 산업 센서, 액추에이터 및 기타 장치와 연결하여 산업 현장의 복잡한 통신 요구 사항을 충족하는 데 편리합니다.
통신 필드 : 최대 200MHz의 최대 주파수와 400Mbps의 데이터 전송 속도가있는 DDR/DDR2 인터페이스를 지원하며 일반 인터페이스 속도는 750Mbps에 도달 할 수 있습니다. 통신 장치의 데이터 처리 및 전송 링크에 적용 할 수 있습니다. 예를 들어, 네트워크 스위치, 라우터 및 기타 장치에서는 많은 수의 데이터 패킷을 효율적으로 처리하여 네트워크 통신의 고속과 안정성을 보장 할 수 있습니다. 동시에 SYSDSP 모듈 및 PLL과 같은 온칩 통합 리소스는 신호 처리 및 클록 관리에 사용되어 통신 장치의 성능을 향상시킬 수 있습니다.
내장 시스템 필드 : LatticeMico32 ™ 소프트 프로세서를 사용하면 LatticeXP2를 마이크로 컨트롤러로 사용하여 임베디드 시스템 개발을위한 더 많은 옵션을 제공 할 수 있습니다. 스마트 홈 및 스마트 전기 미터와 같은 내장 장치에서 유연한 I/O 인터페이스뿐만 아니라 풍부한 논리 및 신호 처리 자원을 결합하여 복잡한 제어 기능 및 데이터 처리 작업을 구현할 수 있습니다. 또한 단일 칩 통합의 장점으로 장치의 크기와 비용이 줄어 듭니다.
IoT (Internet of Things) 필드 : LatticeXP2는 라이브 업데이트 기술을 지원합니다.이 기술은 실행 중에 로직 구성을 업데이트 할 수 있으며 IoT 장치의 원격 업그레이드 및 기능 최적화를 용이하게합니다. 한편, 128 비트 AES 암호화 기술은 데이터 전송 및 스토리지의 보안을 보장하여 IoT 장치의 엄격한 보안 요구 사항을 충족시킵니다. IoT 센서 노드에서는 장기 작동 및 효율적인 데이터 수집, 처리 및 전송을 달성하기 위해 저전력 소비 및 작은 크기 기능을 활용할 수 있습니다.

브레비아 개발 키트

키트 개요

Brevia Development Kit는 LatticeXP2 FPGA로 평가 및 설계를위한 쉽고 사용 및 저렴한 플랫폼입니다. 개발자에게 개발 프로세스를 가속화하고 개발 비용을 줄이기위한 완전한 리소스 세트를 개발자에게 제공합니다.

Brevia Development Kit.png

주요 구성 요소

평가 보드 : LatticeXP2 LFXP2 -5E -6TN144C 장치가 장착 된 평가 보드의 크기가 작고 여러 기능 모듈을 통합합니다. 프로그램 코드와 같은 데이터를 저장하기위한 2MB SPI 플래시가 있으며 데이터 캐싱 및 처리를위한 1MB SRAM 메모리가 있습니다. 외부 장치와의 통신을위한 RS -232 인터페이스, 장치 프로그래밍 및 디버깅을위한 JTAG 인터페이스, 2x20 및 2x5 확장 헤더가있어 기능 확장을위한 외부 모듈의 연결을 용이하게합니다. 또한 일반 - 목적 I/O 조작 및 재설정을위한 보드에 푸시 버튼이 있으며 일부 구성 설정의 경우 4- 비트 딥 스위치 및 시스템 작동 상태를 나타내는 8 개의 상태 LED가 있습니다.
무료 디자인 도구 : Latticexp2 아키텍처를위한 포괄적 인 설계 환경을 제공하는 Lattice의 Isplever 스타터 개발 도구가 포함되어 있습니다. 도구는 디자인 입력, 합성, 매핑, 장소 및 경로, I/O 계획, 시뮬레이션 및 장치 프로그래밍과 같은 기능을 커버합니다. 공식 웹 사이트에서 다운로드 할 수 있습니다.
참조 설계 : Lattice는 풍부한 무료 IP 코어 및 참조 설계를 제공하며 LatticeXP2 아키텍처에 최적화됩니다. 이러한 디자인에는 인기있는 프로토콜 및 I2C, SPI, UART 및 PCI와 같은 연결 표준이 포함됩니다. 개발자는 Lattice 공식 웹 사이트에서 참조 디자인, 소스 코드 및 관련 문서를 자유롭게 다운로드 할 수 있으며, 이는 시스템 기능을 신속하게 구축하고 확인하는 데 도움이됩니다.
준비된 SOC 데모 : Brevia Evaluation Board는 완전한 시스템 - ON -Chip (Brevia Soc)로 프로그래밍됩니다. 이 SOC 데모는 SPI 및 SRAM 용 LatticeMico8 ™ (LM8) 마이크로 컨트롤러, 위시 본 인터커넥트 및 주변 컨트롤러를 포함한 여러 격자 기준 설계를 통합합니다. 개발자는 RS -232/USB 링크를 통해 Windows 또는 Linux 터미널 프로그램을 통해 개발 보드를 제어 할 수 있습니다. 스위치 및 메뉴 주도 인터페이스를 사용하여 Latticexp2 FPGA의 기능을 빠르게 이해하고 테스트합니다.

키트 장점

이 키트를 통해 개발자는 LatticeXP2 FPGA의 성능 및 기능을 낮은 비용 투자로 신속하게 평가할 수 있습니다. 무료 디자인 도구, 풍부한 참조 디자인 및 준비된 SOC 데모의 도움으로 개발자는 기본 기능을 처음부터 구축 할 필요가 없습니다. 대신, 그들은 디자인의 고유 한 부분에 집중하여 개발 효율성을 향상시키고 제품 시장에서 시간을 가속화 할 수 있습니다.